En komplet forklaring af chipfremstillingsprocessen (2/2): fra wafer til pakning og test

Fremstillingen af ​​hvert halvlederprodukt kræver hundredvis af processer, og hele fremstillingsprocessen er opdelt i otte trin:waferbehandling - oxidation - fotolitografi - ætsning - tyndfilmaflejring - sammenkobling - test - emballering.

Trin 5: Tyndfilmsaflejring

For at skabe mikroenhederne inde i chippen skal vi løbende afsætte lag af tynde film og fjerne de overskydende dele ved at ætse, og også tilføje nogle materialer for at adskille forskellige enheder. Hver transistor eller hukommelsescelle bygges trin for trin gennem ovenstående proces. Den "tynde film", vi her taler om, refererer til en "film" med en tykkelse på mindre end 1 mikron (μm, en milliontedel af en meter), som ikke kan fremstilles ved almindelige mekaniske bearbejdningsmetoder. Processen med at placere en film indeholdende de nødvendige molekylære eller atomare enheder på en wafer er "aflejring".

For at danne en flerlags halvlederstruktur skal vi først lave en enhedsstabel, det vil sige skiftevis stable flere lag tynde metal (ledende) film og dielektriske (isolerende) film på overfladen af ​​waferen, og derefter fjerne overskydende dele gennem gentagne ætsningsprocesser for at danne en tredimensionel struktur. Teknikker, der kan bruges til aflejringsprocesser, omfatter kemisk dampaflejring (CVD), atomisk lagaflejring (ALD) og fysisk dampaflejring (PVD), og metoder, der anvender disse teknikker, kan opdeles i tør og våd aflejring.

Kemisk dampaflejring (CVD)

Ved kemisk dampaflejring reagerer forstadiegasser i et reaktionskammer for at danne en tynd film, der er fastgjort til overfladen af ​​waferen, og biprodukter, der pumpes ud af kammeret. Plasma-forstærket kemisk dampaflejring bruger plasma til at generere reaktantgasserne. Denne metode reducerer reaktionstemperaturen, hvilket gør den ideel til temperaturfølsomme strukturer. Brug af plasma kan også reducere antallet af aflejringer, hvilket ofte resulterer i film af højere kvalitet.

Atomisk lagaflejring (ALD)

Atomisk lagaflejring danner tynde film ved kun at afsætte nogle få atomlag ad gangen. Nøglen til denne metode er at cykle uafhængige trin, der udføres i en bestemt rækkefølge og opretholde god kontrol. Coating af waferoverfladen med en precursor er det første trin, og derefter indføres forskellige gasser for at reagere med precursoren for at danne det ønskede stof på waferoverfladen.

Fysisk dampaflejring (PVD)

Som navnet antyder, refererer fysisk dampaflejring til dannelsen af ​​tynde film med fysiske midler. Sputtering er en fysisk dampaflejringsmetode, der bruger argonplasma til at sputtere atomer fra et mål og afsætte dem på overfladen af ​​en wafer for at danne en tynd film. I nogle tilfælde kan den aflejrede film behandles og forbedres gennem teknikker såsom ultraviolet termisk behandling (UVTP).

Trin 6: Sammenkobling

Halvlederes ledningsevne er mellem ledere og ikke-ledere (dvs. isolatorer), hvilket giver os mulighed for fuldt ud at kontrollere strømmen af ​​elektricitet. Wafer-baseret litografi, ætsning og deponeringsprocesser kan bygge komponenter som transistorer, men de skal forbindes for at muliggøre transmission og modtagelse af strøm og signaler.

Metaller bruges til sammenkobling af kredsløb på grund af deres ledningsevne. Metaller, der anvendes til halvledere, skal opfylde følgende betingelser:

· Lav resistivitet: Da metalkredsløb skal sende strøm, bør metallerne i dem have lav modstand.

· Termokemisk stabilitet: Egenskaberne af metalmaterialer skal forblive uændrede under metalsammenkoblingsprocessen.

· Høj pålidelighed: Efterhånden som integreret kredsløbsteknologi udvikler sig, skal selv små mængder metalforbindelsesmaterialer have tilstrækkelig holdbarhed.

· Fremstillingsomkostninger: Selv hvis de første tre betingelser er opfyldt, er materialeomkostningerne for høje til at opfylde behovene for masseproduktion.

Sammenkoblingsprocessen bruger hovedsageligt to materialer, aluminium og kobber.

Aluminium sammenkoblingsproces

Aluminiumsammenkoblingsprocessen begynder med aluminiumaflejring, fotoresistpåføring, eksponering og udvikling, efterfulgt af ætsning for selektivt at fjerne overskydende aluminium og fotoresist, før den går ind i oxidationsprocessen. Efter at ovenstående trin er afsluttet, gentages fotolitografi-, ætsnings- og aflejringsprocesserne, indtil sammenkoblingen er fuldført.

Ud over sin fremragende ledningsevne er aluminium også let at fotografere, ætse og deponere. Derudover har den en lav pris og god vedhæftning til oxidfilmen. Dens ulemper er, at den er let at korrodere og har et lavt smeltepunkt. For at forhindre aluminium i at reagere med silicium og forårsage forbindelsesproblemer skal der desuden tilføjes metalaflejringer for at adskille aluminium fra waferen. Denne aflejring kaldes "barrieremetal".

Aluminiumskredsløb er dannet ved aflejring. Efter at waferen kommer ind i vakuumkammeret, vil en tynd film dannet af aluminiumpartikler klæbe til waferen. Denne proces kaldes "vapor deposition (VD)", som omfatter kemisk dampaflejring og fysisk dampaflejring.

Kobbersammenkoblingsproces

Efterhånden som halvlederprocesser bliver mere sofistikerede og enhedsstørrelser krymper, er forbindelseshastigheden og de elektriske egenskaber af aluminiumskredsløb ikke længere tilstrækkelige, og der er behov for nye ledere, der opfylder både størrelses- og omkostningskrav. Den første grund til, at kobber kan erstatte aluminium, er, at det har lavere modstand, hvilket giver mulighed for hurtigere enhedsforbindelseshastigheder. Kobber er også mere pålideligt, fordi det er mere modstandsdygtigt over for elektromigration, bevægelse af metalioner, når strømmen løber gennem et metal, end aluminium.

Imidlertid danner kobber ikke let forbindelser, hvilket gør det vanskeligt at fordampe og fjerne fra overfladen af ​​en wafer. For at løse dette problem, i stedet for at ætse kobber, deponerer og ætser vi dielektriske materialer, som danner metallinjemønstre bestående af skyttegrave og vias, hvor det er nødvendigt, og fylder derefter de førnævnte "mønstre" med kobber for at opnå sammenkobling, en proces kaldet "damascene". .

Når kobberatomer fortsætter med at diffundere ind i dielektrikumet, falder sidstnævntes isolering og skaber et barrierelag, der blokerer kobberatomerne fra yderligere diffusion. Der dannes derefter et tyndt kobberfrølag på barrierelaget. Dette trin tillader galvanisering, som er udfyldning af mønstre med højt billedformat med kobber. Efter påfyldning kan det overskydende kobber fjernes ved metal kemisk mekanisk polering (CMP). Efter færdiggørelsen kan en oxidfilm aflejres, og den overskydende film kan fjernes ved fotolitografi og ætsningsprocesser. Ovenstående proces skal gentages, indtil kobberforbindelsen er fuldført.

Fra ovenstående sammenligning kan det ses, at forskellen mellem kobberforbindelse og aluminiumsforbindelse er, at det overskydende kobber fjernes ved metal CMP frem for ætsning.

Trin 7: Test

Hovedmålet med testen er at verificere, om kvaliteten af ​​halvlederchippen opfylder en bestemt standard, for at eliminere defekte produkter og forbedre chippens pålidelighed. Derudover kommer defekte testede produkter ikke ind i emballagetrinnet, hvilket hjælper med at spare omkostninger og tid. Elektronisk dyssortering (EDS) er en testmetode for wafers.

EDS er en proces, der verificerer de elektriske egenskaber for hver chip i wafertilstanden og derved forbedrer halvlederudbyttet. EDS kan opdeles i fem trin, som følger:

01 Elektrisk parameterovervågning (EPM)

EPM er det første trin i test af halvlederchips. Dette trin tester hver enhed (inklusive transistorer, kondensatorer og dioder), der kræves til integrerede halvlederkredsløb for at sikre, at deres elektriske parametre opfylder standarderne. EPM's hovedfunktion er at levere målte elektriske karakteristiske data, som vil blive brugt til at forbedre effektiviteten af ​​halvlederfremstillingsprocesser og produktydelse (ikke for at opdage defekte produkter).

02 Wafer-ældningstest

Halvlederfejlfrekvensen kommer fra to aspekter, nemlig frekvensen af ​​fabrikationsfejl (højere i det tidlige stadie) og frekvensen af ​​defekter i hele livscyklussen. Wafer-ældningstest refererer til at teste waferen under en bestemt temperatur og AC/DC-spænding for at finde ud af de produkter, der kan have defekter i det tidlige stadie, det vil sige at forbedre pålideligheden af ​​det endelige produkt ved at opdage potentielle defekter.

03 Detektion

Efter ældningstesten er afsluttet, skal halvlederchippen forbindes til testenheden med et sondekort, og derefter kan temperatur-, hastigheds- og bevægelsestesten udføres på waferen for at verificere de relevante halvlederfunktioner. Se venligst tabellen for en beskrivelse af de specifikke testtrin.

04 Reparation

Reparation er det vigtigste testtrin, fordi nogle defekte chips kan repareres ved at udskifte de problematiske komponenter.

05 Punktering

De chips, der ikke bestod den elektriske test, er blevet sorteret fra i de foregående trin, men de skal stadig markeres for at skelne dem. Tidligere var vi nødt til at mærke defekte chips med speciel blæk for at sikre, at de kunne identificeres med det blotte øje, men nu sorterer systemet dem automatisk efter testdataværdien.

Trin 8: Emballering

Efter de foregående adskillige processer vil waferen danne kvadratiske chips af samme størrelse (også kendt som "single chips"). Den næste ting at gøre er at få individuelle chips ved at skære. De nyskårne spåner er meget skrøbelige og kan ikke udveksle elektriske signaler, så de skal behandles separat. Denne proces er emballage, som omfatter dannelse af en beskyttende skal uden for halvlederchippen og tillader dem at udveksle elektriske signaler med ydersiden. Hele emballageprocessen er opdelt i fem trin, nemlig wafersavning, enkelt spånfastgørelse, sammenkobling, støbning og emballagetestning.

01 Vaffelsavning

For at skære utallige tæt arrangerede spåner fra waferen, skal vi først omhyggeligt "slibe" bagsiden af ​​waferen, indtil dens tykkelse opfylder emballageprocessens behov. Efter slibning kan vi skære langs skrivelinjen på waferen, indtil halvlederchippen er adskilt.

Der er tre typer af wafersaveteknologi: knivskæring, laserskæring og plasmaskæring. Knivdeling er brugen af ​​en diamantklinge til at skære waferen, som er tilbøjelig til friktionsvarme og snavs og dermed beskadiger waferen. Laserudskæring har højere præcision og kan nemt håndtere wafers med tynd tykkelse eller lille ridselinjeafstand. Plasma-terninger anvender princippet om plasmaætsning, så denne teknologi er også anvendelig, selvom skriftlinjeafstanden er meget lille.

02 Single Wafer Attachment

Efter at alle chips er adskilt fra waferen, skal vi fastgøre de individuelle chips (enkelte wafers) til underlaget (blyramme). Substratets funktion er at beskytte halvlederchipsene og sætte dem i stand til at udveksle elektriske signaler med eksterne kredsløb. Flydende eller fast tape klæbemidler kan bruges til at fastgøre spånerne.

03 Sammenkobling

Efter at have fastgjort chippen til substratet, skal vi også forbinde kontaktpunkterne på de to for at opnå elektrisk signaludveksling. Der er to forbindelsesmetoder, der kan bruges i dette trin: trådbinding ved hjælp af tynde metaltråde og flip-chip-binding ved hjælp af sfæriske guldblokke eller tinblokke. Wire bonding er en traditionel metode, og flip chip bonding teknologi kan fremskynde halvlederproduktionen.

04 Støbning

Efter at have afsluttet tilslutningen af ​​halvlederchippen, er en støbeproces nødvendig for at tilføje en pakke til ydersiden af ​​chippen for at beskytte det integrerede halvlederkredsløb mod eksterne forhold såsom temperatur og fugtighed. Efter at pakkeformen er lavet efter behov, skal vi sætte halvlederchippen og epoxystøbemassen (EMC) i formen og forsegle den. Den forseglede chip er den endelige form.

05 Emballagetest

De chips, der allerede har fået deres endelige form, skal også bestå den endelige defekttest. Alle de færdige halvlederchips, der deltager i den endelige test, er færdige halvlederchips. De vil blive placeret i testudstyret og indstille forskellige betingelser såsom spænding, temperatur og fugtighed til elektriske, funktionelle og hastighedstest. Resultaterne af disse tests kan bruges til at finde defekter og forbedre produktkvaliteten og produktionseffektiviteten.

Udvikling af emballageteknologi

Efterhånden som chipstørrelsen falder, og ydeevnekravene stiger, har emballagen gennemgået mange teknologiske innovationer i de sidste par år. Nogle fremtidsorienterede emballeringsteknologier og -løsninger omfatter brugen af ​​aflejring til traditionelle back-end-processer, såsom wafer-level packaging (WLP), bumping-processer og redistribution layer (RDL)-teknologi, samt ætsnings- og renseteknologier til front-end wafer fremstilling.

Hvad er avanceret emballage?

Traditionel emballage kræver, at hver chip skæres ud af waferen og placeres i en form. Wafer-level packaging (WLP) er en type avanceret emballeringsteknologi, som refererer til direkte emballering af den chip, der stadig er på waferen. Processen med WLP er at pakke og teste først og derefter adskille alle de dannede chips fra waferen på én gang. Sammenlignet med traditionel emballage er fordelen ved WLP lavere produktionsomkostninger.

Avanceret emballage kan opdeles i 2D-emballage, 2,5D-emballage og 3D-emballage.

Mindre 2D emballage

Som tidligere nævnt omfatter hovedformålet med pakkeprocessen at sende signalet fra halvlederchippen til ydersiden, og bumpene dannet på waferen er kontaktpunkterne for afsendelse af input/output signaler. Disse bump er opdelt i fan-in og fan-out. Den førstnævnte vifteformede er inde i chippen, og den sidstnævnte vifteformede er uden for chippens rækkevidde. Vi kalder input/output signalet I/O (input/output), og antallet af input/output kaldes I/O count. I/O-tal er et vigtigt grundlag for at bestemme emballagemetoden. Hvis I/O-tallet er lavt, bruges fan-in-emballage. Da chipstørrelsen ikke ændrer sig meget efter emballering, kaldes denne proces også for chip-scale packaging (CSP) eller wafer-level chip-scale packaging (WLCSP). Hvis I/O-antallet er højt, bruges der sædvanligvis fan-out-emballage, og der kræves omfordelingslag (RDL'er) ud over bumps for at muliggøre signalrouting. Dette er "fan-out wafer-level packaging (FOWLP)."

2.5D emballage

2.5D pakketeknologi kan lægge to eller flere typer chips i en enkelt pakke, samtidig med at signaler kan dirigeres sideværts, hvilket kan øge pakkens størrelse og ydeevne. Den mest udbredte 2.5D-pakkemetode er at lægge hukommelses- og logikchips i en enkelt pakke gennem en silicium-interposer. 2.5D-pakning kræver kerneteknologier såsom through-silicium vias (TSV'er), micro bumps og fine-pitch RDL'er.

3D emballage

3D-pakketeknologi kan placere to eller flere typer chips i en enkelt pakke, samtidig med at signaler kan dirigeres lodret. Denne teknologi er velegnet til mindre og højere I/O-tal halvlederchips. TSV kan bruges til chips med høje I/O-tal, og wire bonding kan bruges til chips med lave I/O-tal og i sidste ende danne et signalsystem, hvor chipsene er arrangeret lodret. De kerneteknologier, der kræves til 3D-pakning, omfatter TSV og mikrobump-teknologi.

Indtil videre er de otte trin i fremstilling af halvlederprodukter "waferbehandling - oxidation - fotolitografi - ætsning - tyndfilmaflejring - sammenkobling - test - emballering" blevet introduceret fuldt ud. Fra "sand" til "chips" udfører halvlederteknologi en ægte version af "at gøre sten til guld".

VeTek Semiconductor er en professionel kinesisk producent afTantalcarbid belægning, Siliciumcarbid belægning, Speciel grafit, Siliciumcarbid keramikogAnden halvlederkeramik. VeTek Semiconductor er forpligtet til at levere avancerede løsninger til forskellige SiC Wafer-produkter til halvlederindustrien.

Hvis du er interesseret i ovenstående produkter, er du velkommen til at kontakte os direkte.  

Mobiltelefon: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

E-mail: anny@veteksemi.com